本书是普通高等教育“十一五”国家级规划教材｡本书以电子系统设计者的视角,介绍有关CMOS集成电路的基础知识和设计方法｡全书共分9章,第一章为概述;第二章介绍CMOS集成电路制造工艺基础及版图设计规则;第三章介绍CMOS集成电路工艺中的元器件;第四章介绍CMOS数字集成电路设计基础;第五章介绍CMOS数字集成电路系统设计;第六章介绍模拟集成电路设计基础;第七章介绍VHDL､Verilog HDL及其应用;第八章介绍数字集成电路测试与可测性设计;第九章介绍常用集成电路设计软件及实验｡

本书可作为电子信息工程､通信工程､电气信息工程和自动化､计算机技术､测控技术与仪器､电子科学与技术以及集成电路设计等专业本科生､研究生的教材和教学参考书,也可供从事电子系统设计和集成电路设计的工程技术人员参考｡

前辅文
第一章 概 述
  1.1 集成电路的发展历程
   1.1.1 半导体集成电路的出现与发展
   1.1.2 集成电路发展的特点
  1.2 集成电路设计要求
   1.2.1 关于速度
   1.2.2 关于功耗
   1.2.3 关于价格
  1.3 集成电路的分类
   1.3.1 按功能分类
   1.3.2 按结构形式和材料分类
   1.3.3 按有源器件和工艺类型分类
   1.3.4 按集成电路的规模分类
   1.3.5 按生产目的和实现方法分类
  1.4 集成电路设计方法
   1.4.1 现代集成电路产业特点——设计与加工分离
   1.4.2 多项目晶圆计划
   1.4.3 集成电路设计者必备的知识与条件
   1.4.4 EDA设计工具的选择
  思考题与习题
第二章 CMOS集成电路制造工艺基础及版图设计规则
  2.1 集成电路材料
   2.1.1 导体在集成电路制造工艺中的功能
   2.1.2 绝缘体在集成电路制造工艺中的功能
   2.1.3 半导体在集成电路制造工艺中的功能
  2.2 基本的半导体制造工艺
   2.2.1 单晶硅和多晶硅
   2.2.2 氧化工艺
   2.2.3 掺杂工艺
   2.2.4 掩模(mask)的制版工艺
   2.2.5 光刻工艺
   2.2.6 金属化工艺
  2.3 CMOS工艺基础
   2.3.1 自对准技术和标准硅栅工艺
   2.3.2 P阱CMOS工艺简介
   2.3.3 双阱工艺及SOI CMOS工艺简介
  2.4 版图设计规则
   2.4.1 版图设计规则的作用
   2.4.2 版图设计规则的描述
  2.5 版图设计中的注意事项
   2.5.1 匹配设计
   2.5.2 抗干扰设计
  2.6 版图检查
   2.6.1 设计规则检查
   2.6.2 电学规则检查
   2.6.3 版图参数提取
   2.6.4 电路图与版图一致性对照检查
  思考题与习题
第三章 CMOS集成电路工艺中的元器件
  3.1 MOS管的结构及符号
   3.1.1 NMOS管的简化结构
   3.1.2 N阱及PMOS
   3.1.3 MOS管符号
  3.2 MOS管的电流电压特性
   3.2.1 MOS管的转移特性
   3.2.2 MOS管的输出特性
   3.2.3 MOS管的电流方程
   3.2.4 MOS管的输出电阻
   3.2.5 MOS管的跨导gm
   3.2.6 体效应与背栅跨导
   3.2.7 场效应管亚阈区特性
   3.2.8 沟道尺寸W?L对阈值电压和特征频率的影响
  3.3 集成电容
   3.3.1 多晶硅-扩散区电容
   3.3.2 多晶硅-多晶硅电容
   3.3.3 MOS电容——栅极与沟道之间的电容Cch
   3.3.4 “夹心”电容
   3.3.5 MOS管的极间电容和寄生电容
  3.4 集成电阻
   3.4.1 方块电阻的概念
   3.4.2 多晶硅电阻
   3.4.3 N-P阱电阻
   3.4.4 MOS管电阻
   3.4.5 导线电阻
   3.4.6 拐弯电阻计算
  3.5 集成电感
  3.6 连线
  3.7 MOS管的Spice模型参数
  思考题与习题
第四章 CMOS数字集成电路设计基础
  4.1 MOS开关及CMOS传输门
   4.1.1 单管MOS开关
   4.1.2 CMOS传输门
  4.2 CMOS反相器
   4.2.1 CMOS反相器电路
   4.2.2 CMOS反相器功耗
   4.2.3 CMOS反相器的直流传输特性
   4.2.4 CMOS反相器的噪声容限
   4.2.5 CMOS反相器的门延迟?级联以及互连线产生的延迟
  4.3 全互补CMOS集成电路
   4.3.1 CMOS与非门设计
   4.3.2 CMOS或非门设计
   4.3.3 CMOS与或非门和或与非门设计
   4.3.4 CMOS三态门和钟控CMOS逻辑电路
   4.3.5 CMOS异或门设计
   4.3.6 CMOS同或门设计
   4.3.7 CMOS数据选择器
   4.3.8 布尔函数逻辑——传输门的又一应用
   4.3.9 CMOS全加器
  4.4 改进的CMOS逻辑电路
   4.4.1 伪NMOS逻辑电路
   4.4.2 动态CMOS逻辑电路(预充电CMOS电路)
   4.4.3 多米诺逻辑
   4.4.4 流水线逻辑和无竞争技术
  4.5 移位寄存器?锁存器?触发器?I/O单元
   4.5.1 移位寄存器
   4.5.2 锁存器
   4.5.3 触发器
   4.5.4 通用I/O单元
  思考题与习题
第五章 CMOS数字集成电路系统设计
  5.1 二进制加法器
   5.1.1 1位加法器——半加器与全加器
   5.1.2 n位并行加法器
  5.2 桶形移位器
  5.3 算术逻辑单元
  5.4 二进制数乘法器
   5.4.1 二进制数乘法运算
   5.4.2 无符号二进制数乘法器
   5.4.3 有符号二进制数乘法器
   5.4.4 部分积的产生方法
  5.5 片上系统(SoC)的设计
   5.5.1 片上系统(SoC)的结构形式
   5.5.2 片上系统(SoC)的设计方法
  思考题与习题
第六章 模拟集成电路设计基础
  6.1 引言
  6.2 MOS电流源及CMOS运算放大器
   6.2.1 MOS电流源
   6.2.2 CMOS运算放大器
  6.3 D/ A转换器
   6.3.1 D/A转换器原理及技术指标
   6.3.2 D/A转换器电路举例
  6.4 A/D转换器
   6.4.1 A/D转换器的原理?指标及特性
   6.4.2 A/D转换器的分类及应用
   6.4.3 A/D转换器电路举例
  思考题与习题
第七章 硬件描述语言简介
  7.1 VHDL简介
   7.1.1 VHDL概述
   7.1.2 VHDL程序的基本结构
   7.1.3 VHDL的数据类型及运算操作符
   7.1.4 VHDL构造体的描述方式
   7.1.5 VHDL的主要描述语句
   7.1.6 基本逻辑电路设计与逻辑综合
  7.2 Verilog HDL简介
   7.2.1 Verilog HDL概述
   7.2.2 Verilog HDL中的模块及描述方式
   7.2.3 Verilog HDL的数据类型及运算符
   7.2.4 Verilog HDL的主要描述语句
   7.2.5 基本逻辑电路设计
   7.2.6 Verilog HDL仿真与综合
  思考题与习题
第八章 数字集成电路的测试与可测性设计
  8.1 概述
   8.1.1 测试与模拟
   8.1.2 测试过程
   8.1.3 可测性设计
   8.1.4 故障检测与故障诊断
  8.2 批量生产的测试方法
   8.2.1 故障的后果
   8.2.2 决定测试方法的因素
  8.3 测试的概念
   8.3.1 初始化
   8.3.2 故障与故障模型
   8.3.3 可控制性与可观察性
   8.3.4 可控制性对可观察性的影响
  8.4 测试码生成
   8.4.1 单路径敏化法
   8.4.2 D算法
  8.5 故障模拟
   8.5.1 串行故障模拟
   8.5.2 并行故障模拟
   8.5.3 并发故障模拟
  8.6 可测性设计法
   8.6.1 特设法
   8.6.2 扫描路径法
   8.6.3 内设自测试法
   8.6.4 边界扫描法
  思考题与习题
第九章 常用集成电路设计软件简介及实验
  9.1 ModelSim仿真环境
   9.1.1 ModelSim仿真环境简介
   9.1.2 菜单栏和工具栏介绍
   9.1.3 ModelSim的功能仿真
   9.1.4 基于工程的ModelSim前仿真
   9.1.5 ModelSim的后仿真
  9.2 Tanner使用指南
   9.2.1 概述
   9.2.2 原理图绘制S-Edit
   9.2.3 版图设计L-Edit
   9.2.4 版图设计实验
  9.3 Cadence EDA软件的使用
   9.3.1 启动Cadence EDA软件
   9.3.2 建立设计库
   9.3.3 使用Composer软件包绘制电路原理图
   9.3.4 生成电路符号图(Symbol)
   9.3.5 使用Hspice软件包对设计进行仿真——Pre Simulation
   9.3.6 使用Virtuoso软件包进行全定制版图设计
   9.3.7 设计规则检查——DRC(Design Rule Check)
   9.3.8 版图参数的提取及版图与原理图的对比(LVS-Layout Versus Schematic)
   9.3.9 布局/布线后仿真(Post Layout Simulation)
   9.3.10 生成CIF格式的版图数据并提交生产厂家(MOSIS)
  思考题与习题
参考文献

“十一五”国家规划教材