本书主要介绍计算机组成与系统结构涉及的相关概念、理论和技术内容，以新兴的开放指令集架构RISC-V 为模型机，着重介绍涉及整数和浮点数运算、指令集体系结构（ISA）、中央处理器、存储器和I/O 接口等方面的设计思路和具体结构。本书共分8 章：第1 章对计算机系统及其性能评价进行概述性介绍；第2、3 章主要介绍数据的机器级表示、运算，以及运算部件的结构与设计；第4、5 章介绍指令系统以及各种CPU 设计技术；第6 章主要介绍包含主存、cache 和虚拟存储器在内的存储器分层体系结构；第7 章介绍总线互连以及输入输出系统；第8 章介绍并行处理计算系统的基本硬件结构。

本书内容详尽、反映现实、概念清楚、通俗易懂、实例丰富，并提供大量典型习题供读者练习。本书可作为高等学校计算机相关专业“计算机组成原理”和“计算机系统结构”等课程的教材，也可作为有关专业研究生或计算机技术人员的参考书。

前辅文
第1章 计算机系统概述
  1.1 计算机系统基本工作原理
   1.1.1 一个简单的C 程序例子
   1.1.2 冯·诺依曼结构计算机
   1.1.3 程序和指令的执行过程
  1.2 程序的开发与运行
   1.2.1 程序设计语言和翻译程序
   1.2.2 从源程序到可执行目标文件
   1.2.3 可执行文件的启动和执行
  1.3 计算机系统的层次结构
   1.3.1 计算机系统抽象层的转换
   1.3.2 计算机系统的不同用户
  1.4 计算机系统性能评价
   1.4.1 计算机性能的定义和测试
   1.4.2 用指令执行速度进行性能评估
   1.4.3 用基准程序进行性能评估
  1.5 小结
  习题
第2章 数据的类型及机器级表示
  2.1 C 语言程序中的变量和常量
   2.1.1 C 语言程序中的变量
   2.1.2 C 语言程序中的常量
  2.2 数制和编码
   2.2.1 信息的二进制编码
   2.2.2 进位计数制
   2.2.3 定点与浮点表示
   2.2.4 定点数的编码表示
  2.3 整数的表示
   2.3.1 无符号整数和带符号整数的表示
   2.3.2 C 语言中的整数及其相互转换
  2.4 浮点数的表示
   2.4.1 浮点数的表示范围
   2.4.2 浮点数的规格化
   2.4.3 IEEE 754 浮点数标准
   2.4.4 C 语言中的浮点数类型
  2.5 非数值数据的编码表示
   2.5.1 逻辑值
   2.5.2 西文字符
  2.6 数据的宽度和排列存放
   2.6.1 数据的宽度和单位
   2.6.2 数据的存储和排列顺序
  2.7 本章小结
  习题
第3章 数据的运算及运算部件
  3.1 高级语言和机器指令中的运算
   3.1.1 C 语言程序中的运算
   3.1.2 RISC-V 指令中涉及的运算
  3.2 基本运算部件
   3.2.1 全加器和加法器
   3.2.2 带标志加法器
   3.2.3 算术逻辑部件
  3.3 定点运算及其运算部件
   3.3.1 补码加减运算
   3.3.2 原码加减运算
   3.3.3 原码乘法运算
   3.3.4 补码乘法运算
   3.3.5 原码除法运算
  3.4 整数乘除运算
   3.4.1 乘除运算溢出判断
   3.4.2 常量的乘除运算
  3.5 浮点数运算部件
   3.5.1 浮点数加减运算
   3.5.2 浮点运算结果的精度和舍入
  3.6 本章小结
  习题
第4章 指令系统及程序的机器级表示
  4.1 指令格式设计
   4.1.1 指令地址码的个数
   4.1.2 指令格式设计原则
  4.2 指令系统设计
   4.2.1 指令系统设计的基本问题
   4.2.2 操作数类型
   4.2.3 寻址方式
   4.2.4 操作类型
   4.2.5 操作码编码
   4.2.6 标志信息的生成与使用
   4.2.7 指令系统设计风格
   4.2.8 异常和中断处理机制
  4.3 RISC-V 架构及程序的机器级表示
   4.3.1 RISC-V 指令系统概述
   4.3.2 RISC-V 指令参考卡和指令格式
   4.3.3 RISC-V 基础整数指令集
   4.3.4 RISC-V 过程调用约定
   4.3.5 RISC-V 程序的转换和连接
   *4.3.6 RISC-V 可选的扩展指令集
   *4.3.7 RISC-V 的异常和中断机制
  4.4 本章小结
  习题
第5章 中央处理器设计
  5.1 CPU 概述
   5.1.1 指令执行过程
   5.1.2 CPU 的基本功能和基本组成
   5.1.3 数据通路的基本结构
  5.2 单周期处理器设计
   5.2.1 指令功能的描述
   5.2.2 数据通路的设计
   5.2.3 控制单元的设计
   5.2.4 时钟周期的确定
  5.3 多周期处理器设计
   5.3.1 多周期数据通路设计
   *5.3.2 硬连线控制器设计
   *5.3.3 微程序控制器设计
   *5.3.4 带异常处理的处理器设计
  5.4 流水线处理器设计
   5.4.1 流水线处理器概述
   5.4.2 每条指令的流水段分析
   5.4.3 流水线数据通路的设计
   *5.4.4 流水线控制器的设计
  5.5 流水线冒险及其处理
   *5.5.1 结构冒险
   *5.5.2 数据冒险
   *5.5.3 控制冒险
  5.6 高级流水线技术
   *5.6.1 静态多发射处理器
   *5.6.2 动态多发射处理器
  5.7 本章小结
  习题
第6章 存储器分层体系结构
  6.1 存储器概述
   6.1.1 存储器的分类
   6.1.2 主存储器的组成和基本操作
   6.1.3 存储器的层次化结构
  6.2 半导体随机存储器
   6.2.1 基本存储元件
   6.2.2 SRAM 芯片和DRAM 芯片
   6.2.3 SDRAM 芯片技术
   6.2.4 内存条和内存条插槽
   6.2.5 存储器芯片的扩展
   6.2.6 多模块存储器
  6.3 外部辅助存储器
   6.3.1 磁盘存储器的结构
   6.3.2 磁盘存储器的性能指标
   *6.3.3 flash 存储器和U 盘
   *6.3.4 固态盘
  6.4 存储器的数据校验
   6.4.1 差错校验基本原理
   6.4.2 奇偶校验码
   *6.4.3 海明码
   *6.4.4 循环冗余校验码
  6.5 高速缓冲存储器
   6.5.1 程序访问的局部性
   6.5.2 cache 的基本工作原理
   6.5.3 cache 行和主存块之间的映射方式
   6.5.4 cache 中主存块的替换算法
   6.5.5 cache 的一致性问题
   *6.5.6 cache 设计应考虑的问题
   *6.5.7 cache 缺失对总体性能的影响
   *6.5.8 cache 结构举例
   *6.5.9 cache 和程序性能
  6.6 虚拟存储器
   6.6.1 虚拟存储器的基本概念
   6.6.2 进程的虚拟地址空间
   6.6.3 虚拟存储器的实现
   *6.6.4 存储保护
  6.7 本章小结
  习题
第7章 系统互连及I/O 子系统
  7.1 常用外部设备
   7.1.1 外设的分类和特点
   *7.1.2 键盘
   *7.1.3 打印机
   *7.1.4 显示器
  7.2 外设与CPU 和主存的互连
   7.2.1 总线的基本概念
   7.2.2 基于总线的互连结构
   7.2.3 I/O 接口的功能
   7.2.4 I/O 接口的通用结构
   7.2.5 I/O 端口及其编址
  7.3 I/O 数据传送控制方式
   7.3.1 程序直接控制I/O 方式
   7.3.2 中断控制I/O 方式
   7.3.3 DMA 方式
  7.4 I/O 子系统中的I/O 软件
   7.4.1 I/O 子系统层次结构
   7.4.2 与设备无关的I/O 软件
   7.4.3 设备驱动程序
   7.4.4 中断服务程序
  7.5 本章小结
  习题
第8章 并行处理系统
  8.1 并行处理系统概述
   8.1.1 并行处理的主要技术问题
   8.1.2 并行处理系统的分类
  8.2 多处理器系统
   *8.2.1 UMA 多处理器结构
   *8.2.2 NUMA 多处理器结构
   *8.2.3 多处理器系统中的互连网络
   8.2.4 多核处理器和硬件多线程技术
   *8.2.5 共享存储器的同步控制
  8.3 多计算机系统
   8.3.1 集群多计算机系统
   *8.3.2 网格多计算机系统
  8.4 向量处理和SIMD 技术
   *8.4.1 向量处理机及向量处理指令
   8.4.2 SIMD 指令集技术
   *8.4.3 GPU 架构
  8.5 本章小结
参考文献