第一章 数制与编码
引言
1.1 进位计数制与数制转换
1.1.1 进位计数制及其表示
1.1.2 数制转换
1.2 带符号二进制数的代码表示
1.2.1 原码
1.2.2 反码
1.2.3 补码
1.2.4 原码、反码和补码之间的转换
1.2.5 溢出的判断和变形码
1.3 其他常用编码
1.3.1 十进制数的二进制编码
1.3.2 字符代码
1.3.3 可靠性编码
小结
习题1
第二章 布尔代数基础
引言
2.1 布尔代数的基本概念
2.1.1 布尔变量及其基本运算
2.1.2 布尔函数及其表示方法
2.1.3 布尔函数的“相等”概念
2.2 布尔代数的公式、定理和规则
2.2.1 布尔代数的基本公式
2.2.2 布尔代数的主要定理
2.2.3 布尔代数的重要规则
2.3 布尔函数的基本形式
2.3.1 函数的“ 积之和”与“和之积”表示形式
2.3.2 函数的“ 标准积之和”与“标准和之积”形式
2.4 不完全确定的布尔函数
2.5 布尔函数的化简
2.5.1 代数化简法
2.5.2 卡诺图化简法
*2.5.3 列表化简法
小结
习题2
第三章 逻辑门电路
引言
3.1 半导体器件的开关特性
3.1.1 二极管的开关特性
3.1.2 三极管的开关特性
3.1.3 MOS管的开关特性
3.2 基本逻辑门电路
3.2.1 “与”门电路
3.2.2 “或”门电路
3.2.3 “非”门电路
3.3 TTL门电路
3.3.1 TTL“与非”门
3.3.2 集电极开路门和三态门
3.3.3 其他逻辑功能的TTL门电路
3.4 ＣMOS门电路
3.4.1 ＣMOS反相器
3.4.2 其他逻辑功能的ＣMOS门电路
*3.5 集成门电路的使用
小结
习题3
第四章 组合逻辑电路的分析和设计
引言
4.1 常用逻辑门的图形符号
4.2 布尔函数的实现
4.2.1 用“ 与非”门实现布尔函数
4.2.2 用“ 或非”门实现布尔函数
4.2.3 用“ 与或非”门实现布尔函数
4.3 组合电路的分析
4.4 组合电路的设计
4.5 常用组合电路
4.5.1 加法器
4.5.2 十进制数字的7 段显示
4.5.3 代码转换电路
4.5.4 二进制比较器
4.5.5 阵列乘法器
4.6 二进制译码器
4.6.1 二进制译码器的功能和组成
4.6.2 用中规模集成译码器进行设计
4.7 多路选择器
4.7.1 多路选择器的逻辑功能和组成
4.7.2 用多路选择器进行逻辑设计
4.8 多路分配器
4.9 组合电路中的险态
小结
习题4
第五章 触发器
引言
5.1 基本RS触发器
5.1.1 电路结构和工作原理
5.1.2 逻辑功能描述方法
5.2 同步RS触发器
5.2.1 电路结构和工作原理
5.2.2 同步触发器的动作特点
5.3 主从触发器
5.3.1 主从JK 触发器
5.3.2 主从触发器的动作特点
5.4 边沿触发器
5.4.1 边沿JK 触发器
5.4.2 边沿D触发器
5.4.3 边沿T触发器
*5.5 触发器的脉冲工作特性
小结
习题5
第六章 时序电路
引言
6.1 时序电路与时序机
6.1.1 时序电路的结构和特点
6.1.2 时序机的定义
6.1.3 时序机的状态表和状态图
6.1.4 完全定义机和不完全定义机
6.2 同步时序电路的分析与设计
6.2.1 建立原始状态表
6.2.2 状态表的化简
6.2.3 状态分配
6.2.4 确定激励函数和输出函数
6.2.5 分析与设计举例
6.3 常用的同步时序电路
6.3.1 寄存器
6.3.2 计数器
6.3.3 节拍信号发生器
6.4 脉冲异步时序电路的分析与设计
6.4.1 异步时序电路的结构特点和分类
6.4.2 脉冲异步时序电路的分析与设计
6.5 电平异步时序电路的分析与设计
6.5.1 电平异步时序电路的描述方法
6.5.2 建立原始流程表
6.5.3 流程表的简化
6.5.4 流程表的状态分配
*6.5.5 电平异步时序电路的险态
6.5.6 分析与设计举例
小结
习题6
第七章 数字系统设计基础
引言
7.1 概述
7.1.1 数字系统的定义和特点
7.1.2 数字系统的历史
7.1.3 现代数字系统的一般结构
7.2 数字系统的设计过程
7.2.1 需求分析
7.2.2 系统设计和实现
7.2.3 系统测试
7.3 数字系统设计
7.3.1 基于通用微处理器/DSP的设计
7.3.2 基于集成电路的设计
7.3.3 基于可编程逻辑器件的设计
7.3.4 基于ASIC的设计
7.4 数字系统辅助设计工具
7.4.1 印制电路板设计工具
7.4.2 ASIC设计工具
7.4.3 FPGA设计工具
7.5 数字系统设计的发展趋势
小结
习题7
第八章 可编程逻辑器件
引言
8.1 概述
8.1.1 可编程逻辑器件的发展历史
8.1.2 可编程逻辑器件的原理
8.1.3 可编程逻辑器件的分类及比较
8.1.4 PLD的逻辑表示法
8.2 可编程存储器
8.2.1 可编程只读存储器
8.2.2 可擦除的可编程只读存储器
8.2.3 采用PROM的组合逻辑设计
8.3 复杂可编程逻辑器件
8.3.1 概述
8.3.2 Altera的CPLD
8.3.3 Xilinx的CPLD
8.4 现场可编程门阵列
8.4.1 概述
8.4.2 Altera的FPGA
8.4.3 Xilinx的FPGA
8.4.4 Actel的FPGA
小结
习题8
第九章 Verilog HDL 语言
引言
9.1 概述
9.2 Verilog HDL程序基本结构
9.3 信号
9.4 模块体的描述
9.5 行为级建模
9.5.1 数据类型
9.5.2 运算符及表达式
9.5.3 结构说明语句
9.5.4 复杂语句
9.5.5 时序控制
9.5.6 阻塞赋值和非阻塞赋值
9.5.7 任务与函数
9.5.8 Verilog HDL预编译指令
9.6 可综合性设计
9.7 测试环境设计
9.8 Verilog HDL设计高级专题
9.8.1 寄存器
9.8.2 多时钟域
9.8.3 同步复位和异步复位
9.8.4 可配置电路设计
9.8.5 Verilog HDL语言的设计风格
小结
习题9
第十章 基于FPGA 的数字系统设计实例
引言
10.1 设计任务描述
10.2 需求分析
10.3 系统设计与实现
10.3.1 算法设计
10.3.2 系统实现
10.4 系统仿真与测试
10.5 综合与布局布线
10.6 板上EPGA验证
小结
习题10
部分习题参考答案
参考文献
